tarvitsevat apua VGA ajoitus kuvaus

[EDA_hg81]

Ole hyvä ja auta minua löytämään ulos VGA ajoitus kuvausta.
Voidaanko Ymmärrän kaksi FPGA-osake yhdellä SDRAM jakamalla väylän ja valvonta linja-SDRAM-muistia?

Kiitos<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" />

 

[alpenliebe]

http://www.epanorama.net/documents/pc/vga_timing.html

Mielestäni se voi auttaa u

 

[Iouri]

Voit yrittää impliment SDRAM-ohjaimen yhdellä FPGA ja tehdä liitäntä toiselle, tai edes jotain muuta sanokaamme kaksi FPGA kytketty yhteen CPLD kanssa SDRAM-ohjain on.
Jakaminen yksi SDRAM kahden FPGA taitossa on monimutkainen, ja sinun on kaksi SDRAM-ohjaimet, jotka on voimavara jätettä, ja jotenkin synkronoida nämä säätimet

Hyvä puute!

 

[CMOS-babe]

Olen valmistunut minun VGA-ohjain tänään ansiosta tämän artikkelin http://faculty.lasierra.edu/ ~ ehwang/pubs/Hwang-172.pdf

 

[EDA_hg81]

Kiitos teille kaikille.

tämä todella auttoivat minua.

<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Neutraaleja" border="0" />

 

[YUV]

Hei, hyvät herrat!
Onko kukaan muistaa VESA?
Tutkimuksen asiakirjat http://www.vesa.org/public/GTF/GTF_V1R1.xls
Sen avulla voit laskea ajoitusparametrit tahansa päätöslauselmaa.

GTF tarkoittaa "yleinen Ajoitus kaavoja".

Regards, YUV.

 

[Iouri]

YUV,Onko sinulla on käyttäjätunnus ja salasana VESA sivuston.Kiitos,

 

[YUV]

Iouri kirjoitti:

YUV,

Onko sinulla on käyttäjätunnus ja salasana VESA sivuston.

Kiitos,