J
jimjim2k
Guest
Hei
TBGenerator (EDA väline testaus HDL-mallit)
TBGenerator - ohjelman testaus ja diagnosting HDL-mallit (Verilog-tai VHDL).
Tämä ohjelma lukee lähdetiedostoja (VHDL-tai Verilog) ja luo automaattisesti testipenkki tiedosto (Verilog-tai VHDL-muodossa) varten valitun moduulin ja makro-tiedosto (Tcl / Tk, Sh) erityisravinnoksi simulaattori (ModelSim, Active-HDL/Riviera, NC - sim, VCSi ja muut).Sinun ei tarvitse tuhlaa aikaa kirjallisesti Koepenkit!
1.h ** p: / / www.hightech-td.com/
* -> T
tnx
TBGenerator (EDA väline testaus HDL-mallit)
TBGenerator - ohjelman testaus ja diagnosting HDL-mallit (Verilog-tai VHDL).
Tämä ohjelma lukee lähdetiedostoja (VHDL-tai Verilog) ja luo automaattisesti testipenkki tiedosto (Verilog-tai VHDL-muodossa) varten valitun moduulin ja makro-tiedosto (Tcl / Tk, Sh) erityisravinnoksi simulaattori (ModelSim, Active-HDL/Riviera, NC - sim, VCSi ja muut).Sinun ei tarvitse tuhlaa aikaa kirjallisesti Koepenkit!
1.h ** p: / / www.hightech-td.com/
* -> T
tnx