Testaus ADC

N

nxing

Guest
Hei kaikille,

Olen suunnittelu N-bittinen ADC ja haluat testata sitä.Kun Allan kirja todetaan, että voin laittaa (N 2)-bittinen ihanteellinen DAC jälkeen minun ADC ja tarkista sitten ero tulo ja lähtö.Voiko joku kertoa minulle, miten voit liittää N-bittinen ADC on (N 2)-bittinen DAC?Siis jos minun pitäisi kytkeä että kaksi ylimääräistä-bittinen?

Kiitos

 
Jos viittaus jännitteet ovat samat, voit liittää kaksi ylimääräistä LSB: n ja VREF_LO rajoissa.

 
Anteeksi, minulla oli virhe edellä panos.Kaksi merkittävintä bittiä pitäisi kytkeä Logic Pieni sijasta VREF_LO.
Anteeksi, mutta sinun on kirjautumistunnuksen nähdäksesi tämän liitetiedoston

 
Sitten, miksi tarvitsemme N 2 bittinen DAC sijasta N vähän?Voiko joku selittää sen?

Kiitos!

 
Syynä N 2, että se on lineaarinen N 2 bittiä ja näin ollen 1 / 4 vähän aikaa N vähän tasoa.Olen käyttänyt temppu suunnitella vuonna N 1 hieman ADC järjestelmään ja heitetään LSB.Tämä tekee tietojen tasaisempaa kuin N bittinen DAC.

Voit myös kaapata digitaalisten tietojen ADC ja tehdä FFT sitä N 2 bittiä tai enemmän aritmeettinen.

 
parempi lähestymistapa testata ADC välttää intergrating kehitysapukomitean siru on analysoida tietoja logiikka-analysaattorin suoraan.u voi etsiä ilmainen ohjelma perustuu MATLAB internetsivustolla, kuten www.maxim.com.

 
Kun olet lisännyt DAC jälkeen ADC, jos on joitakin ongelmia siitä tuotosta, mistä tiedät mikä on vialla?

 
Samalla kun tulon ADC olisi synkronoidaan kellon .. Miten u saavuttamiseksi?

 
braudelk on oikea, et voi koskaan saada tarkkaa tulosta nostamalla DAC jälkeen ADC.Sillä ADC, välitämme SNDR, SFDR, INL, DNL ....Listan Maxim, saat ratkaisun.

 
mitä kyrandia oli oikeassa.staattinen muuttuja INL ja DNL ja dynaaminen muuttuja ENOB ovat tärkeitä.samanaikaisesti muiden parametrien, kuten SNDR ja SFDR ja niin edelleen ovat attented meille.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top