TMR vuonna FPGA

[viive]

Hei,

Mikä FPGA perhe tukee Triple Modular Redundancy komponentit?Voiko TMR lukot, flops on instantiated suoraan alkeellisuus / teknologian kirjaston tuetuista laitteen ja sen työkalu asettaa?Lisäksi, mitä FPGA työkalut päätellä TMR laitteiden upon synteesi?

viivästys (viivytyksettä teknologia)

 

[Ramesh]

TMR (Tripple Modulat Redundancy) tekniikkaa käytetään vähentämään SEU (Single Event huolissaan) in Space-sovelluksia.Synplify automaattisesti päättelee joko CC, TMR tai TMR_CC toteutusten sijaan normaalia flip-flops sijaan post-käsittelystä netlist varten varvastossu korvattavuutta.

http://www.actel.com/documents/SynplifyRH.pdf

 

[zape]

Actel RT54SX perhe toteuttaa piin TMR moduuleja flip-flops.Se lisää kulutusta, mutta tehdä rad suvaitsevainen suunnittelu helpottuu.

 

[Radix]

Tarkista Xilinx
app. toteaa heillä on joukko tietoja TMR.

Ne ovat myös beta-työkalu, jonka avulla kutsutaan TMRtool, että käyttäjällä on mahdollisuus valita, mitkä osat hänen piiri hän haluaa TMR koska rangaistus TMR on noin 3.2x kooltaan ja 10% vuonna suorituskykyä.

Myös tietoinen siitä, että TMR on vain hyvä, jos tiedot tiellä.Jotta oikea häiriöitä määritystiedoston logiikka sinun täytyy "pestä", että laitteen 10x nopeus, jolla voit odottaa SEU.

Radix