Tyhjä Layout Cell

[acbalbason]

Hi guys,

Tarvitsen apua.jälkeen tekee syntesoiduista Verilog moduuli on 8051 counter i yrittänyt käyttää Astro varten vuosikorko.Mutta jotenkin olen vain tyhjä asettelu.on todella standardi solujen kirjastoon.mutta olen juuri menettänyt yhdistää niitä.mitään ehdotuksia?tässä hetkessä ammuttu.

kiitos etukäteen.

- Al

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Hymyillä" border="0" />Anteeksi, mutta sinun on kirjautumistunnuksen nähdäksesi tämän liitäntävaatimuksia

 

[Gliss]

Saat kadenssi on cds.lib-tiedosto, joka viittaa siihen, kirjastoja sovelluksen käyttöä.Onko Synopsys on samanlaista config?ehkä thats missä ongelma on.

 

[acbalbason]

Hei kiitos!

nyt seuraavaan kysymykseen olisi ...mitä tiedosto on vastine cds.lib vuonna Synopsys?kuka tahansa voi auttaa?my system config on Sempron 3000 suoritin,
512 Mt DDR667, käynnistetään CENTOS 4.4 ja se on Astro versio 2007 SP3.

- Al

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Hymyillä" border="0" />

 

[chyau]

Dear Sir,

Jos olet sitä mieltä, että kirjaston häivy yhdistää, voit käyttää cmShowRefLib komento tarkistaa sen.