Urgent (Xilinx ERROR durimg Mapping vaiheen Yhteenvetokertomus)

[harsh_electro]

Hi Friends,

Olen yrittänyt saavuttaa ajoitus simulointi RC5 kierroksen keskeinen sukupolvelle.

Minulla on 128-bittinen kauan käyttäjä avain, joka salaa tietoja RAM-muistia, joka on 26 paikka ja kunkin sijainti 32 bit leveä.

Olen 2 regeisters a_reg ja b_reg ja on yhteensä 78 kierroksen keskeisiä laajentamiseen.

algoritmi on tältä

jos CLR = 0
kuormitus RAM kanssa ennalta hex numeroon on soitettu Pw ja qw
kun Näppäile = 1 kuorma käyttäjän avaimen (128-bittinen) 4 rekistereistä (L_arry)

tämä on Näppäile tilassa.
alk. Näppäile valtion rekisterinpitäjä siirtyy KESKEISET laajentamisen valtion nextcycle.

Tässä avain on generaed jälkeen 26 * 3 kierroksen salausta kierroksilla.
lopussa, key_expansion ympäri dat kuormitetaan ROM ja valvoja menee sisään Avainkohdat _Rdy valtion ja sieltä se menee sisään Idle tilassa.

Olen tehnyt toiminnalliset simulointi mutta aikana ajoitus simulointi reitti ja placmenent kartoituksen mukaan Xilinx on Mppaing ei

Error 18: design on liian suuri, että laite ja pakettikiertomatkoista valittu.
IAM avulla opiskelija versio Xilinx ja se ei ole FPGA, jolla voidaan tukea yli 656 IOBS.

Oma IOB määrä ylittää liikaa.

Onko tapa tehdä tämä koodi optimoida? Ja saat tämän virheen kiinteät?

Olen vilpittömästi työskennelleet tämän.
Aion appriciate apuanne.

Thanks & Regards
Harsh

http://www.edaboard.com/viewtopic.php?p=590220 # 590220
http://www.edaboard.com/viewtopic.php?p=590220 # 590220

 

[mendozaulises]

Voinko nähdä yhteisö kuvaus käytät?Vaikuttaa siltä, olet julistaa kaikki panokset ja tuotokset rinnakkain.Sinun pitäisi kokeilla toisenlaista lähestymistapaa, kuten lastaus tiedot ryhmissä 8,16,24,32, ei ole mitään laitetta, joka tukee niin paljon input / output linjat.Esimerkiksi Spartan-3 XC-3s200 on vain 173 IOBs.
En ymmärrä mitä te yritätte tehdä, tarkoitan, salaa.