VHDL concatenation ja kokonaisluku-to-single-bittinen Kysymys

[dohzer]

Minulla kaksi (todennäköisesti yksinkertainen) VHDL kysymyksiin.

Ensinnäkin, olen saanut std_logic_vector signaali Haluan peräkkäin, joissa on tietty määrä nollaa pad sitä.

Code:vakio SMALL_WIDTH: integer: = 4;

vakio LARGE_WIDTH: integer: = 8;...signaali small_signal: std_logic_vector (SMALL_WIDTH-1 downto 0);

signaali large_signal: std_logic_vector (LARGE_WIDTH-1 downto 0);...large_signal <=?