VHDL-koodi tarvitaan ...

[dimitarlazarevski]

Voisiko jokin antaa minulle koodin sarja samanaikaisesti ulos.Sen on oltava 6 vähän on tietoa.Sarja tietojen joudun laittaa sitä käteni binaarikoodin.Hallitus on Xilinx Spartan 3E, piirisarja?XC3S100E; TQ144

BASYS (Basic Emolevy) Digilent
Kiittää y

 

[Jody]

tarkastella www.opencores.org

 

[FVM]

Perus sarja-rinnakkais muunnos on vain muutaman rivin koodia.Voi olla myös muita vaatimuksia, ette ole vielä kerro.
Koodi:

signaali sr: std_logic_vector (5 downto 0);

aloittaa

prosessi (CLK);

aloittaa

Jos rising_edge (CLK) jälkeen

aloittaa

sr <= sr (4 downto 0) & SI;

varten;

varten;

varten;

 

[shnain]

Hei,

Vain joitakin enhancments:

Koodi:signaali sr: std_logic_vector (5 downto 0);

...aloittaa

...prosessi (CLK, RST);

aloittaaJos rst = '0 'then

sr <= (muut <= '0 ');elsif rising_edge (CLK) jälkeen

sr <= sr (4 downto 0) & SI;endif;varten;

 

[kalyansrinivas]

Mielestäni voit sisäänrakennettu serdes Blocks (soft-lohkot) tässä. Voit ottaa primitiivinen määritelmän Xilinx tiedotteessa.