A
ahmad_abdulghany
Guest
Hei,
Yksinkertaiseen kysymykseen,
Voiko täydellinen PLL (digitaalinen) on syntesoiduista on VHDL tai Vrilog koodin?
Tarkoitan rakenteellisia tasolla ei ainoastaan käyttäytymiseen yksi!
Onko tässä tapauksessa käytännössä?
Thanks in advance,
Ahmad,
Yksinkertaiseen kysymykseen,
Voiko täydellinen PLL (digitaalinen) on syntesoiduista on VHDL tai Vrilog koodin?
Tarkoitan rakenteellisia tasolla ei ainoastaan käyttäytymiseen yksi!
Onko tässä tapauksessa käytännössä?
Thanks in advance,
Ahmad,