VHDL UART kirjoittamaa koodia Bert Cuzea of ​​alse-fr.com

[varunmalhotra]

Hi Guys, minä lähetän dataa sarjakaapelin Altera dE2 FPGA. mutta en saa oikeat arvot. Mielestäni voisi olla ongelma baud generaattori. Voiko joku auttaa minua baud gen. Minulla on 50 MHz systme kellon. Yritän saada 115200 siirtonopeus. Pienikin malli tekee. Myös miten saada todellista tilastot baud generaattorin. (Kuinka CLK on jaettava jne.) lisäksi tämän Rx-koodin ja baudin genrator. En tarvitse muuta moduuli myös. Thanks on minun Rx koodi. Kirjasto IEEE; KÄYTÖSSÄ ieee.Std_logic_1164.ALL, USE ieee.Std_logic_unsigned.ALL; ENTITY serial_comm on portti (CLK: IN std_logic, rst: IN std_logic, rx: IN std_logic; määrä: out std_logic_vector (3 downto 0), - käytetty virheenkorjausta DOUT: OUT std_logic_vector (7 downto 0)); END serial_comm, ARCHITECTURE yksinkertainen OF serial_comm IS tyyppi on (käyttämättömänä, S0, S1, S2, S3, S4, S5, S6, S7, pysäkki), signaalin current_state, next_state : Valtion, signaali databuffer: std_logic_vector (7 downto 0), BEGIN seq: prosessi (RST, CLK, rx) alkaa jos rst = '0 'sitten DOUT

 

[scanman]

Hei varunmalhotra, minulla on erinomainen VHDL UART kirjoittamaa koodia Bert Cuzea of ​​ALSE-fr.com. Nice yksinkertainen koodi ja olen käyttänyt 115200 baudia lähettää tietoja FPGA tietokoneeseen. Ei ongelmia toimii hyvin. Haluan tietää ja minä julkaisemme UART koodin tähän. Cheers, Scanman

 

[varunmalhotra]

Thanks Scanman että olisi hienoa .. lähetä koodia. Kiitos paljon pikaista vastausta

 

[scanman]

Varunmalhotra, Tässä on koodi. Kiitos Bert Cuzea of ​​alse-fr.com jakaa hänen mahtava UART kanssamme. Cheers, Scanman

 

[varunmalhotra]

Hei scanman, i dont nähdä koodin. voi se dodnt kiinnitä postitse. Ole hyvä ja katso Thanks [size = 2] [color = # 999999] Lisätty 2 minuutin kuluttua: [/color] [/size] Anteeksi, näen sen nyt. Kiitos

 

[pssiko@yahoo.com]

Master i on avata tiedoston ja avata sen Xilinx ISE 8.2i sen jälkeen, kun yrittää määrittää paketin pin olen tyhjä mitä tulee täyttää tässä (kuvassa asetan)

 

[scanman]

Tässä tilassa kone lähettää tavuja FPGA tietokoneeseen RS-232.

 

[sachinkhati]

[QUOTE = varunmalhotra, 769321] Hei scanman, i dont nähdä koodin. voi se dodnt kiinnitä postitse. Ole hyvä ja katso Thanks [size = 2] [color = # 999999] Lisätty 2 minuutin kuluttua: [/color] [/size] Anteeksi, näen sen nyt. Kiitos [/QUOTE] @ Varun, @ scanman kerro minulle miten sait zip-tiedosto. En pysty näkemään sitä oh näen sen nyt: P muille, joilla voi olla sama ongelma u täytyy olla kirjautuneena nähdä. zip-tiedostojen

 

[sachinkhati]

@ Scanman Hei voit lähettää minulle yksityiskohtaisen dokumentoinnin UART ip @ Varun sait tarkistaa sitä aluksella. Tuloslaskelmaan koet Yritän liittämiseksi UART ip minun VHDL moduuli, jotta se voi kommunikoida minun spartan 6 FPGA aluksella. eläkeläiset kaada ajatuksia

 

[sachinkhati]

@ Scanman voit jakaa muiden moduulien kuten applic.vhd ja uarts.vhd