VHDL ==> verilog (haluavat oppia verilog nykyisin käytössä vh

S

s3034585

Guest
Hi guys
voi jokin kertoa minulle, miten erilainen on verilog alkaen VHDL.Olen käyttänyt VHDL on hiljaista aikaa ja nyt haluan oppia verilog.ne totaly JM tai minun VHDL ymmärtäminen on hyödyllistä oppia ....

let me know ur lausuntoja siitä ..

kiitos
tama

 
Hei,

verilog ja VHDL eivät ole niin erilaisia, mutta syntaksi muuttuu, kieli muuttuu ja u voivat lukea verilog synteesiä Samir palnitkar tai kirjan cillette on verilog näistä kahdesta R parhaita kirjoja verilog

 

Welcome to EDABoard.com

Sponsor

Back
Top