voimme käyttää chipscope kuin replaement ja logiikka-analysaattorin

[s3034585]

Hei jätkät
Minulla on pci ydin ja jotain logiikkaa toteuttaa minun FPGA.on jonkinlainen muisti overwritting ongelma, joten haluan vianjäljitykseen sitä.Joissakin roskat arvo on kirjoitettu tiettyyn osoitteeseen.i dont tiedä, mistä se on tulossa.kun i kokeilemaan sitä simulointi se dosnt näytä kaikki roskat arvo on kirjoitettu.se antaa tarkan tuloksen per logiikan.joten olen yrittää vianjäljitykseen tähän ongelmaan.
I dont on logiikka-analysaattorin.niin Voinko käyttää chipscope sitä.Jos, niin kuinka voin käyttää sitä.Please let me know.Kiitos
Tama

 

[BuBEE]

kyllä!
voit käyttää ChipScope For your suunnittelua, mutta Chipscope tarve estää muistin Xilinx FPGA ja tallentaa tietoja, voit käynnistää vuonna FPGA kanssa chipscope

kokeile tätä linkkiä
http://www.xilinx.com/ise/optional_prod/cspro.htm

 

[ikru26]

chipscope on ohjelmiston Xilinx ja sinun on oltava logiikka analysointilaitteet kytkeä.et voi Chipscope yksin teidän tarkoituksena

 

[stevepre]

ikru26,

En usko, kommenttisi on oikea.

Chipscope on lajitella kuten logiikka-analysaattorin.Kaikkein epäsäännöllisen osa on, että joudut uudelleen kokoat suunnittelua, ja joskus se katkaisee ajoitus.Muu kuin, että chipscope käyttäytyy kuten logiikka-analysaattorin.Sinun ei itse tarvitse logiikka analyer nähdä tuloksen perusteella chipscope.Se näyttää aaltomuodossa in your PC.

 

[cfriend]

ikru26 wrote:

chipscope on ohjelmiston Xilinx ja sinun on oltava logiikka analysointilaitteet kytkeä.
et voi Chipscope yksin teidän tarkoituksena

 

[bansalr]

Uskon kuitenkin, käynnistyshinta edellytykset rajoitettu chipscope.sekä talteenoton kello on sisäinen FPGA kello.niin joskus mittaukset eivät ole oikeita ja tarkkoja verrattuna logiikka analyer.

Myös Bram on toinen rajoittava tekijä.

 

[cfriend]

Kyllä, talteenotto kello on myös ongelma, mutta luulen,
että voit saada suurnopeusjunaliikenteen kello alkaen PLL vuonna FPGA, esimerkiksi jos järjestelmä työtä 50MHz, voit käyttää 100MHz tai enemmän suurempi kello
alk. PLL käyttö pyydystämisen kello.

 

[swapnil_vlsi]

heloo
do u hav pci koodi verilo / VHDL ..
kanisteri u lähetä se minulle swappy.best (at) gmail.com,.
tai jotain asia johon hav liittyvät pci silta ....
se on minun acadamic hanke

 

[Tan]

Minulla on ongelma chipscope.I en voi nähdä joitakin signaaleja (joka i tarvetta analysoida), vaikka koko ohjelma on synthesied.(kuten silloin, kun i mennä muuttamaan yhdistää osa, i am kykene löytämään joitakin merkkejä siitä, että laatikko, jossa meidän on slect ryhtyä tarkoitukseen.). Voiko joku kertoa minulle, miksi .. ja miten voin ratkaista tämän ongelman.

 

[benradu]

Muuta Pidä hierarkia vaihtoehto on XST ominaisuuksia kyllä tai pehmeitä ja näet signaaleja.