X
xman52
Guest
Hei
Siirry tämän mietinnön kautta.
.
Tämä on Design overwie yhteenveto projektin ja se on poistettu BLOCK JAKSO 5.Voiko kukaan auttaa minua, kuinka voidaan välttää tätä!Tai mikä on ongelma minun koodi?Miten välttyä tis optimointiehdotuksen.Tämä on kertomus ....Release 10,1 Kartta K.31 (NT)
Xilinx Mapping Raportti tiedosto Design "datapath"
Design Information
------------------
Command Line: kartta-ise "D: / opiskelija / shk / edited single / new_power / new_power.ise"
-intstyle ise-p xc3s500e-pq208-5-cm ala-pr off-k 4-c 100-o
datapath_map.ncd datapath.ngd datapath.pcf
Kohdelaite: xc3s500e
Kohdekieli Paketti: pq208
Kohdekieli Nopeus: -5
Mapper Version: spartan3e - $ Revision: 1.46 $
Paikannettuja Päivämäärä: Wed heinäkuu 22
22:20:41 2009
Design Yhteenveto
--------------
Number of errors: 0
Lukumäärä Varoitukset: 0
Logic Käyttö:
Lukumäärä Slice Flip Flops:
2438 ulos
9312 26%
Lukumäärä 4 panos Luts:
2344 ulos
9312 25%
Logic Jakelu:
Lukumäärä miehitetyiltä Slices:
2307 ulos
4656 49%
Lukumäärä Slices sisältävät vain liittyvä logiikka:
2307 ulos
2307 100%
Lukumäärä Slices sisältävät etuyhteydettömille logiikkaa: 0 ulos 2.307 0%
* Katso TOTEAA alla selvitys vaikutuksista etuyhteydettömien logiikkaa.
Total Number of 4 panos Luts:
2406 ulos
9312 25%
Numero käyttää logiikkaa:
2344Numero käytetty reitti-thru: 62
Lukumäärä sideaineisille IOBs: 66 pois 158 41%
Lukumäärä BUFGMUXs: 1
/ 24 4%
Peak Muistinkäytön: 168 MB
Yhteensä reaaliajassa MAP suoritusaika: 7 sekuntia
Yhteensä CPU aikaa MAP suoritusaika: 6 sekuntia
HUOMAUTUKSIA:
Liittyvät logiikka voidaan määritellä siten, että logiikka, että osakkeiden liitettävyys -
esim. kaksi
Luts ovat "liittyviä", jos ne on yhteisiä panoksia.Kun kokoonpano siivua,
Kartta etusijalle yhdistää logiikka liittyy.Näin tuloksia
paras ajoitus suorituskykyä.
Etuyhteydettömät logiikka osakkeiden puuttuva liitettävyys.Kartta alkavat pakkaus
etuyhteydettömille logiikka osaksi slice kerran 99%:
n siivut ovat täynnä kautta
liittyvä logiikka pakkaus.
Huomaa, että kun logiikka jakelu saavuttaa 99%:
n tason etuyhteydessä
logiikka pakkaus, tämä ei tarkoita sitä, että laite on täysin käytetty.
Etuyhteydettömät logiikka pakkauskustannusten sitten alkaa, jatkuu, kunnes kaikki käytettävissä Luts
ja FFS on miehitetty.Riippuen ajoitus budjetti kasvoi tasoilla
etuyhteydettömille logiikka pakkaus voi vaikuttaa haitallisesti koko ajoitus suorituskykyä
ja suunnittelua.
Sisällysluettelo
-----------------
§ 1 - Virheet
§ 2 - Vaaratasot
§ 3 - Tiedotteet
§ 4 - Poistetut Logic Yhteenveto
Jakso 5 - Poistetut Logic
Jakso 6 - IOB Ominaisuudet
Jakso 7 - RPM: t
Jakso 8 - Opas Raportti
Jakso 9 - Pinta-ryhmän ja Partition Yhteenveto
Jakso 10 - Modulaarinen suunnittelu Yhteenveto
Jakso 11 - Ajoitus Raportti
Jakso 12 - Kokoonpano String Information
Jakso 13 - Control Set Information
Jakso 14 - Käyttö on Hierarchy
§ 1 - Virheet
------------------
§ 2 - Vaaratasot
--------------------
§ 3 - Tiedotteet
-------------------------
INFO: MapLib: 562 - Ei ympäristön muuttujat ovat tällä hetkellä asetettu.
INFO: LIT: 244 - Kaikki yhtenäisen päättyi tuotosten tämä malli on käytössä surmasi
korko rajoitettu tuotos kuljettajia.Viivästys nopeuden kriittinen yksi päättyi outputs
voidaan vähentynyt nimeämällä ne nopeasti lähtöihin.
§ 4 - Poistetut Logic Yhteenveto
---------------------------------
2 block (s) optimoitu pois
Jakso 5 - Poistetut Logic
-------------------------
Optimoitu Block (t):
TYYPPI BLOCK
GND XST_GND
VCC XST_VCC
Jotta tulostus irtisanotun lohkojen poistettava ja signaalit yhdistetään, asettaa
yksityiskohtainen kartta kertomus vaihtoehto ja uusintana kartalla.
Jakso 6 - IOB Ominaisuudet
--------------------------
------------------------------------------------- -------------------------------------------------- -------------------------------------
| IOB Nimi | Tyyppi | Direction | IO Standard | Drive | surmasi | Reg (s) | Vastus | IOB |
| | | | | Vahvuus | Osuus | | | Viive |
------------------------------------------------- -------------------------------------------------- -------------------------------------
| CLK | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| I_rst | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <0> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <1> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <2> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <3> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <4> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <5> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <6> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <7> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <8> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <9> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <10> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <11> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <12> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <13> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <14> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <15> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <16> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <17> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <18> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <19> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <20> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <21> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <22> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <23> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <24> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <25> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <26> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <27> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <28> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <29> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <30> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <31> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| R_out_A <0> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <1> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <2> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <3> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <4> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <5> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <6> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <7> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <8> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <9> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <10> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <11> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <12> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <13> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <14> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <15> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <16> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <17> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <18> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <19> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <20> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <21> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <22> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <23> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <24> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <25> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <26> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <27> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <28> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <29> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <30> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <31> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
------------------------------------------------- -------------------------------------------------- -------------------------------------
Jakso 7 - RPM: t
----------------
Jakso 8 - Opas Raportti
------------------------
Opas ei näytetä tämä malli.
Jakso 9 - Pinta-ryhmän ja Partition Yhteenveto
--------------------------------------------
Osion toteuttaminen Status
-------------------------------
N: o Partitions havaittiin tämä malli.
-------------------------------
Area Group Information
----------------------
N: o alueen ryhmien havaittiin tämä malli.
----------------------
Jakso 10 - Modulaarinen suunnittelu Yhteenveto
-----------------------------------
Modulaarinen suunnittelu ei käytetä tämä malli.
Jakso 11 - Ajoitus Raportti
--------------------------
Tämä malli ei ole ristiriidassa käyttäen ajoitus tilassa.
Jakso 12 - Kokoonpano String Details
-----------------------------------------
Käytä "-yksityiskohtaisuus" kartta mahdollisuus tulostaa Kokoonpanoasetukset Strings
Jakso 13 - Control Set Information
------------------------------------
N: o valvonta asettaa tiedot tälle arkkitehtuurille.
Jakso 14 - Käyttö on Hierarchy
-------------------------------------
------------------------------------------------- -------------------------------------------------- -------------------------------------------------- --------
| Moduuli | Partition | Slices | Slice Rek | Luts | LUTRAM | Bram | MULT18X18 | BUFG | DCM | Koko Hierarchical |
------------------------------------------------- -------------------------------------------------- -------------------------------------------------- --------
| Datapath / | | 63/2371 | 0 / 2438 | 64/2406 | 0 / 0 | 0 / 0 | 0 / 0 | 1 / 1 | 0 / 0 | datapath |
| Al | | 200/200 | 112/112 | 340/340 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | datapath / AL |
| D | | 832/832 | 1065/1065 | 648/648 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | datapath / d |
| I | | 187/187 | 98/98 | 281/281 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | datapath / i |
| R | | 1089/1089 | 1163/1163 | 1073/1073 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | datapath / r |
------------------------------------------------- -------------------------------------------------- -------------------------------------------------- --------
* Slices voidaan pakata peruskoulutuksen elementtejä useita hierarkioita.
Näin ollen slice lasketaan joka hierarkkinen moduuli
että jokainen sen pakattu perustekijät kuuluvat.
** Kunkin sarakkeessa on kaksi numeroa raportoitu <a> /.
<a> On useita tekijöitä, jotka kuuluvat kyseisen hierarkkinen moduuli.
on yhteensä useita elementtejä, että hierarkkinen moduuli ja mahdollisesti alemman tason
hierarkkinen modules alla.
***
I LUTRAM sarakkeessa lasketaan kaikki Luts käyttää muistia myös RAM, ROM, ja vuorotyöstä rekistereistä.
Ole hyvä ja auta minua!Miten päästä eroon optimoinnin tehtävä poistamalla kahden korttelin minun suunnittelu .. tämä on minulle ja samalla analysoidaan voimaa!!??
Ole hyvä ja auta ...
Siirry tämän mietinnön kautta.
.
Tämä on Design overwie yhteenveto projektin ja se on poistettu BLOCK JAKSO 5.Voiko kukaan auttaa minua, kuinka voidaan välttää tätä!Tai mikä on ongelma minun koodi?Miten välttyä tis optimointiehdotuksen.Tämä on kertomus ....Release 10,1 Kartta K.31 (NT)
Xilinx Mapping Raportti tiedosto Design "datapath"
Design Information
------------------
Command Line: kartta-ise "D: / opiskelija / shk / edited single / new_power / new_power.ise"
-intstyle ise-p xc3s500e-pq208-5-cm ala-pr off-k 4-c 100-o
datapath_map.ncd datapath.ngd datapath.pcf
Kohdelaite: xc3s500e
Kohdekieli Paketti: pq208
Kohdekieli Nopeus: -5
Mapper Version: spartan3e - $ Revision: 1.46 $
Paikannettuja Päivämäärä: Wed heinäkuu 22
22:20:41 2009
Design Yhteenveto
--------------
Number of errors: 0
Lukumäärä Varoitukset: 0
Logic Käyttö:
Lukumäärä Slice Flip Flops:
2438 ulos
9312 26%
Lukumäärä 4 panos Luts:
2344 ulos
9312 25%
Logic Jakelu:
Lukumäärä miehitetyiltä Slices:
2307 ulos
4656 49%
Lukumäärä Slices sisältävät vain liittyvä logiikka:
2307 ulos
2307 100%
Lukumäärä Slices sisältävät etuyhteydettömille logiikkaa: 0 ulos 2.307 0%
* Katso TOTEAA alla selvitys vaikutuksista etuyhteydettömien logiikkaa.
Total Number of 4 panos Luts:
2406 ulos
9312 25%
Numero käyttää logiikkaa:
2344Numero käytetty reitti-thru: 62
Lukumäärä sideaineisille IOBs: 66 pois 158 41%
Lukumäärä BUFGMUXs: 1
/ 24 4%
Peak Muistinkäytön: 168 MB
Yhteensä reaaliajassa MAP suoritusaika: 7 sekuntia
Yhteensä CPU aikaa MAP suoritusaika: 6 sekuntia
HUOMAUTUKSIA:
Liittyvät logiikka voidaan määritellä siten, että logiikka, että osakkeiden liitettävyys -
esim. kaksi
Luts ovat "liittyviä", jos ne on yhteisiä panoksia.Kun kokoonpano siivua,
Kartta etusijalle yhdistää logiikka liittyy.Näin tuloksia
paras ajoitus suorituskykyä.
Etuyhteydettömät logiikka osakkeiden puuttuva liitettävyys.Kartta alkavat pakkaus
etuyhteydettömille logiikka osaksi slice kerran 99%:
n siivut ovat täynnä kautta
liittyvä logiikka pakkaus.
Huomaa, että kun logiikka jakelu saavuttaa 99%:
n tason etuyhteydessä
logiikka pakkaus, tämä ei tarkoita sitä, että laite on täysin käytetty.
Etuyhteydettömät logiikka pakkauskustannusten sitten alkaa, jatkuu, kunnes kaikki käytettävissä Luts
ja FFS on miehitetty.Riippuen ajoitus budjetti kasvoi tasoilla
etuyhteydettömille logiikka pakkaus voi vaikuttaa haitallisesti koko ajoitus suorituskykyä
ja suunnittelua.
Sisällysluettelo
-----------------
§ 1 - Virheet
§ 2 - Vaaratasot
§ 3 - Tiedotteet
§ 4 - Poistetut Logic Yhteenveto
Jakso 5 - Poistetut Logic
Jakso 6 - IOB Ominaisuudet
Jakso 7 - RPM: t
Jakso 8 - Opas Raportti
Jakso 9 - Pinta-ryhmän ja Partition Yhteenveto
Jakso 10 - Modulaarinen suunnittelu Yhteenveto
Jakso 11 - Ajoitus Raportti
Jakso 12 - Kokoonpano String Information
Jakso 13 - Control Set Information
Jakso 14 - Käyttö on Hierarchy
§ 1 - Virheet
------------------
§ 2 - Vaaratasot
--------------------
§ 3 - Tiedotteet
-------------------------
INFO: MapLib: 562 - Ei ympäristön muuttujat ovat tällä hetkellä asetettu.
INFO: LIT: 244 - Kaikki yhtenäisen päättyi tuotosten tämä malli on käytössä surmasi
korko rajoitettu tuotos kuljettajia.Viivästys nopeuden kriittinen yksi päättyi outputs
voidaan vähentynyt nimeämällä ne nopeasti lähtöihin.
§ 4 - Poistetut Logic Yhteenveto
---------------------------------
2 block (s) optimoitu pois
Jakso 5 - Poistetut Logic
-------------------------
Optimoitu Block (t):
TYYPPI BLOCK
GND XST_GND
VCC XST_VCC
Jotta tulostus irtisanotun lohkojen poistettava ja signaalit yhdistetään, asettaa
yksityiskohtainen kartta kertomus vaihtoehto ja uusintana kartalla.
Jakso 6 - IOB Ominaisuudet
--------------------------
------------------------------------------------- -------------------------------------------------- -------------------------------------
| IOB Nimi | Tyyppi | Direction | IO Standard | Drive | surmasi | Reg (s) | Vastus | IOB |
| | | | | Vahvuus | Osuus | | | Viive |
------------------------------------------------- -------------------------------------------------- -------------------------------------
| CLK | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| I_rst | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <0> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <1> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <2> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <3> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <4> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <5> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <6> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <7> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <8> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <9> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <10> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <11> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <12> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <13> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <14> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <15> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <16> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <17> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <18> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <19> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <20> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <21> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <22> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <23> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <24> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <25> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <26> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <27> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <28> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <29> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <30> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| Pc_in <31> | IBUF | INPUT | LVCMOS25 | | | | | 0 / 0 |
| R_out_A <0> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <1> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <2> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <3> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <4> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <5> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <6> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <7> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <8> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <9> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <10> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <11> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <12> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <13> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <14> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <15> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <16> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <17> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <18> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <19> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <20> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <21> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <22> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <23> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <24> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <25> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <26> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <27> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <28> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <29> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <30> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
| R_out_A <31> | IOB | OUTPUT | LVCMOS25 | 12 | SLOW | | | 0 / 0 |
------------------------------------------------- -------------------------------------------------- -------------------------------------
Jakso 7 - RPM: t
----------------
Jakso 8 - Opas Raportti
------------------------
Opas ei näytetä tämä malli.
Jakso 9 - Pinta-ryhmän ja Partition Yhteenveto
--------------------------------------------
Osion toteuttaminen Status
-------------------------------
N: o Partitions havaittiin tämä malli.
-------------------------------
Area Group Information
----------------------
N: o alueen ryhmien havaittiin tämä malli.
----------------------
Jakso 10 - Modulaarinen suunnittelu Yhteenveto
-----------------------------------
Modulaarinen suunnittelu ei käytetä tämä malli.
Jakso 11 - Ajoitus Raportti
--------------------------
Tämä malli ei ole ristiriidassa käyttäen ajoitus tilassa.
Jakso 12 - Kokoonpano String Details
-----------------------------------------
Käytä "-yksityiskohtaisuus" kartta mahdollisuus tulostaa Kokoonpanoasetukset Strings
Jakso 13 - Control Set Information
------------------------------------
N: o valvonta asettaa tiedot tälle arkkitehtuurille.
Jakso 14 - Käyttö on Hierarchy
-------------------------------------
------------------------------------------------- -------------------------------------------------- -------------------------------------------------- --------
| Moduuli | Partition | Slices | Slice Rek | Luts | LUTRAM | Bram | MULT18X18 | BUFG | DCM | Koko Hierarchical |
------------------------------------------------- -------------------------------------------------- -------------------------------------------------- --------
| Datapath / | | 63/2371 | 0 / 2438 | 64/2406 | 0 / 0 | 0 / 0 | 0 / 0 | 1 / 1 | 0 / 0 | datapath |
| Al | | 200/200 | 112/112 | 340/340 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | datapath / AL |
| D | | 832/832 | 1065/1065 | 648/648 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | datapath / d |
| I | | 187/187 | 98/98 | 281/281 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | datapath / i |
| R | | 1089/1089 | 1163/1163 | 1073/1073 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | 0 / 0 | datapath / r |
------------------------------------------------- -------------------------------------------------- -------------------------------------------------- --------
* Slices voidaan pakata peruskoulutuksen elementtejä useita hierarkioita.
Näin ollen slice lasketaan joka hierarkkinen moduuli
että jokainen sen pakattu perustekijät kuuluvat.
** Kunkin sarakkeessa on kaksi numeroa raportoitu <a> /.
<a> On useita tekijöitä, jotka kuuluvat kyseisen hierarkkinen moduuli.
on yhteensä useita elementtejä, että hierarkkinen moduuli ja mahdollisesti alemman tason
hierarkkinen modules alla.
***
I LUTRAM sarakkeessa lasketaan kaikki Luts käyttää muistia myös RAM, ROM, ja vuorotyöstä rekistereistä.
Ole hyvä ja auta minua!Miten päästä eroon optimoinnin tehtävä poistamalla kahden korttelin minun suunnittelu .. tämä on minulle ja samalla analysoidaan voimaa!!??
Ole hyvä ja auta ...