M
masai_mara
Guest
Voi estää kertoimet voidaan päätellä vuonna Xilinx peräisin VHDL toiminnon koodi pakkauksessa tai moduulin?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
F
farhada
Guest
En understant kysymys, sinä tarkoitat, että haluat viitata kerrointa sisällä oman moduuli tai paketin?
Siinä tapauksessa, että vastaus on kyllä.Perustuu apua tiedoston ISE 6,3 voit käyttää Multi18x18 koodissasi koska se on kuvattu tässä VHDL:
Täytäntöönpanosta Embedded kerroin Using VHDL
Koodi:Seuraavat VHDL-koodi osoittaa, miten instantiate Virtex-II Pro 18-bit X 18-bit upotettu asynkroninen allekirjoitettu kerrannaisvaikutuksia.Aseta seuraava välillä "arkkitehtuuri" ja "aloittaa" avainsanat.Osan MULT18X18satama (
: In std_logic_vector (17 downto 0);
B: std_logic_vector (17 downto 0);
P: out std_logic_vector (35 downto 0)
)komponenttirakenne;Aseta seuraava jälkeen "alkaa" keywordU_MULT18X18: MULT18X18portti kartta (
=> - Aseta tulosignaali # 1
B => - Aseta tulosignaali # 2
P => - Aseta signaali
)
Siinä tapauksessa, että vastaus on kyllä.Perustuu apua tiedoston ISE 6,3 voit käyttää Multi18x18 koodissasi koska se on kuvattu tässä VHDL:
Täytäntöönpanosta Embedded kerroin Using VHDL
Koodi:Seuraavat VHDL-koodi osoittaa, miten instantiate Virtex-II Pro 18-bit X 18-bit upotettu asynkroninen allekirjoitettu kerrannaisvaikutuksia.Aseta seuraava välillä "arkkitehtuuri" ja "aloittaa" avainsanat.Osan MULT18X18satama (
: In std_logic_vector (17 downto 0);
B: std_logic_vector (17 downto 0);
P: out std_logic_vector (35 downto 0)
)komponenttirakenne;Aseta seuraava jälkeen "alkaa" keywordU_MULT18X18: MULT18X18portti kartta (
=> - Aseta tulosignaali # 1
B => - Aseta tulosignaali # 2
P => - Aseta signaali
)
M
masai_mara
Guest
Halusin tietää, voinko käyttää func mult18x18 eikä käyttää sitä osana.Ja vastaavasti voin käyttää ytimen gen ohjatun tuotti kerroin (valittu nolla pipelining) funktiona eikä osina.Mielestäni se olisi mahdollista, koska kerroin voi olla puhdasta kampa logiikkaa.
kiitos
kiitos
F
farhada
Guest
HI
Voit itse tehdä oman toiminnan ja kääri se arround osan.Se tekee helpommaksi ohjelmoida ja lukea.
BR
/ Farhad
Voit itse tehdä oman toiminnan ja kääri se arround osan.Se tekee helpommaksi ohjelmoida ja lukea.
BR
/ Farhad
A
adefan
Guest
Kyllä, voit käyttää * päätellä kerroin.Jos yksi multiplicant on vakio, työkaluja päätellä Kombinatoriset logiikkaa.
E
echo47
Guest
"Päätellä" tarkoittaa käyttää * operaattorin oman HDL.Se on erittäin kätevä ja nopea, jos putki huolellisesti.
Jos nimenomaan paikka "MULT18X18", niin olet instantiating, ei voida päätellä.
HDL-kääntäjä ei voida päätellä.Jos käytät XST lue XST käyttöohje -> HDL koodaustekniikoita -> laskutoimituksia -> kertoimet.
Myös lukea MULT_STYLE ja rajoitteet oppaassa.
Jos nimenomaan paikka "MULT18X18", niin olet instantiating, ei voida päätellä.
HDL-kääntäjä ei voida päätellä.Jos käytät XST lue XST käyttöohje -> HDL koodaustekniikoita -> laskutoimituksia -> kertoimet.
Myös lukea MULT_STYLE ja rajoitteet oppaassa.
M
masai_mara
Guest
farhada kirjoitti:
HI
Voit itse tehdä oman toiminnan ja kääri se arround osan.
Se tekee helpommaksi ohjelmoida ja lukea.BR
/ Farhad
HI
Voit itse tehdä oman toiminnan ja kääri se arround osan.
Se tekee helpommaksi ohjelmoida ja lukea.BR
/ Farhad