Yhteenvetokertomus Pragmas

[kunal1514]

Hi All,

Voiko kuka tahansa elin kerro mitkä ovat Yhteenvetokertomus Pragmas.

ja miten ne voimaan.

Huomiota
on
Kunal Mishra

 

[uday_das]

Pragmas tai synteesi direktiivit ovat erityisesti muotoiltuja kommentteja.Thye ei pitäisi sisältää mitään ylimääräisiä merkkejä muuta kuin mitä on tarpeen synteesissä direktiiviä.
On olemassa useita erilaisia pragmas tukee eri RTL synteesi työkalu: Yhteenvetokertomus päälle ja pois päältä direktiivit (Onko koodi valinta synteesissä väline), arkkitehtuuri valinta direktiiviksi (Esimerkiksi lisätoiminto voidaan päätellä, kuten kauko-tai kuljeta lookahead), asia julkilausuma direktiiviksi (Koko tapauksessa rinnakkain tapauksessa), moduuli Template direktiivin Tehtävä ja Task Mapping direktiivit, Aseta ja Nollaa Yhteenvetokertomus direktiivit jne.

 

[rsrinivas]

kyllä, ja ne annetaan kommentin teidän Verilog koodi synteesissä työkalu

 

[thamarai]

Hei,
pragma käytetään ohittaa unsynthesizable linjojen suunnittelusta.Jotta simulaatio ja virheenjäljitykseen u voi lisätä joidenkin linjat osaksi suunnittelua.niin suunnittelu kääntäjän kelaa osa välillä pragma päälle ja pois päältä.

 

[boardlanguage]

Quote:

pragma käytetään ohittaa unsynthesizable linjojen suunnittelusta