Digitaalinen suodatin toteutus plz auttaa.

M

Mirzaaur

Guest
Hei kaikki,
Minun täytyy toteuttaa FIR suodatin pitkä pyrstö pulssin.Voin tehdä sen trational elektroniikka suodatin suunnittelussa ja toteutuksessa on verilog on hieman hämmentävää nähdä lähtökohta.

mitään hyvää esimerkkiä tai sivuston, joka osaa opastaa minulta suunnitella ja toteuttaa prosessin FIR FPGA.

kiitos

 
Główna wygrana w loterii to marzenie wielu osób. Niestety szanse są niewielkie, czy można zatem przewidzieć wygraną lub przechytrzyć system?

Read more...
 
käytöstä Matlab 7 suodattimen suunnittelutyökalu.Se on myös mahdollisuus tuottaa verilog koodia.Myös koodi säveltäjä ja Xilinx ISE

 
käyttää Matlab ja kertoimet
Sitten voit tehdä rakenteellinen suunnittelu suodattimen, joka on:
-viive yksikkö (joka ottaisi tuotantopanokset ADC)
-ROM yksikkö kertoimet
-kerroin
-akulla
-puskuri
-FSM jotka valvoisivat muutos tuotantopanosten ja kertomalla kertoimet ja puskurin tuotannon ja keskittymisen valvonnasta ja koko toiminta ADC jotta voidaan aina kysytään, kun se on valmis uusiin

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top