M
moisiad
Guest
Hei taas
Olen suorittanut suunnittelu kaksivaiheinen taitetun cascode FPC seuraavat tiedot:
Vdd = 1V, Gain = 67dB, UGB = 300MHz, F3db = 100K
Erityisten OPAMP toimii vuonna ADC N = 8bits ja Fclk = 60MHz
Kysymykseni on seuraava:
Mukaan Baker Book "CMOS, Mixed - Signal Circuit Design" pp.339
jotta asettumisaika alle 1/Fckl, UGB määritellään yhtälöllä UGB> 0,22 * (N 1) * Fckl.Joten minun tapauksessani UGB = 300MHz täyttää tämän vaatimukset.
Kuitenkin Entä F3db.Onko mitään tekemistä asettumisaika on FPC.Koska olen jo käyttänyt joitakin ensimmäinen simulaatioiden ohimeneviä analyysin ja FPC näyttää erittäin suuri setlling ajan vieressä, että edellä yhtälö on voimassa minun tapauksessani.
Olen suorittanut suunnittelu kaksivaiheinen taitetun cascode FPC seuraavat tiedot:
Vdd = 1V, Gain = 67dB, UGB = 300MHz, F3db = 100K
Erityisten OPAMP toimii vuonna ADC N = 8bits ja Fclk = 60MHz
Kysymykseni on seuraava:
Mukaan Baker Book "CMOS, Mixed - Signal Circuit Design" pp.339
jotta asettumisaika alle 1/Fckl, UGB määritellään yhtälöllä UGB> 0,22 * (N 1) * Fckl.Joten minun tapauksessani UGB = 300MHz täyttää tämän vaatimukset.
Kuitenkin Entä F3db.Onko mitään tekemistä asettumisaika on FPC.Koska olen jo käyttänyt joitakin ensimmäinen simulaatioiden ohimeneviä analyysin ja FPC näyttää erittäin suuri setlling ajan vieressä, että edellä yhtälö on voimassa minun tapauksessani.