Haluatko tehdä post layout simulointi analoginen IC?

G

Gireesh

Guest
Hei, haluaisin tietää whther on tarpeen tehdä post layout simulointi analoginen IC, jos se on läpäissyt LVS tarkistaa? Kiitos jo etukäteen
 
[Quote = Gireesh] Hei, haluaisin tietää whther on tarpeen tehdä post layout simulointi analoginen IC, jos se on läpäissyt LVS tarkistaa? Kiitos jo etukäteen [/quote] Sinun täytyy tehdä se! Yleensä lois osa Metal line (esim. Cap. Vastus) ei ole määritelty kirjastossa. Vuonna analoginen piiri, loistaudit tehdä lisää kondensaattori, vastus (vaikuttaa kaistanleveys ja bias, ylikuuluminen ...). Post simulointi tulos ei välttämättä ole oikea, se on ainakin tapa ehkäistä teriible tulokseen pelimerkin.
 
Jos viesti layout simulointi ei ole suoritettava, niin missä shpuld pidämme efferct itsensä aiheuttama elementtejä likr loistaudit kondensaattorit, vastukset jne.
 
post lyt simulointi tehdään myös nähdä, onko suuria ajoitus eroja (nousuaika, laskuajat tai propogation viiveitä), koska layout lisätty parasitics ei pitäisi olla alle 10% poikkeama, ja sen aina parempaa tekemistä post lyt simulointi validoida ur suunnitella uudelleen lyt valmistumassa LVS vain kertoo u n. yhteyksiä.
 
[Quote = Gireesh] Jos viesti layout simulointi ei ole suoritettava, niin missä shpuld pidämme efferct itsensä aiheuttama elementtejä likr loistaudit kondensaattorit, vastukset jne. [/quote] Kierron jossa kannattaa kiinnittää huomiota. esim. vahvistin korvausta. Toinen tärkeä on VCO vuonna PLL.
 
se riippuu 2 asiaa: toinen on SPEC varten piiri, tarkkuutta ja nopeutta, toinen on jos myyjä voi tarjota tätä parasitics tätä virtausta.
 
Kyllä, sinun täytyy tehdä. Muuten miten te tiedätte, että piiri toimii valmistuksen jälkeen. Viestin ulkoasu simulointi on asteikolla mesuring tarkkuus taitossa
 
Kyllä se on tehtävä post layout simulointi. Koska UR layout on erittäin siisti se ei välttämättä toimi kunnolla kuten loistaudit joissakin polku voi increase.decrease dalay sillä tiellä ja ajoitukset piirien ja sen vastaus saattaa vaikuttaa. Toinen asia on LVS vain tarkistaa liitettävyys layout ja dont anna mitään tietoa koskien loistaudit millään tiellä niin u on tehtävä post layout simulointi tarkastaa sen onnistuneen toiminnan.
 

Welcome to EDABoard.com

Sponsor

Back
Top