IC dismatch on LVS - apua tarvitaan

[shhaha]

Olen myös täyttää outo ongelma LVS: kaikki parametrit on kaavamainen ja asettelu ovat samat mutta sen jälkeen LVS IC parametrin sisempi säde tuli nolla layout (dismatch tiedot), kun todellinen parametri ei vielä ole changed.Anyone voi auttaa minua? Kiitos! !

 

[rfeda]

Vuoden IC louhinta tarkista jos ylimääräisiä kerroksia käytetään laitteen tunnustamisen syntyy ja kaikki ylimääräiset kerrokset koskettavat tunnustamista kerros.Koska nämä kerrokset ovat tottuneet saamaan laitteen parametrit, kuten sisä-, ulko-säde, leveys, tila ja kääntyy kopiointi voi ilmoittaa nolla, jos nämä ylimääräiset kerrokset eivät syntyy.

 

[gaom9]

Tapasin tämän ongelman myös.Käytin PDK tuottamaan IC asettelua.IC muodoltaan voidaan recognited, mutta parametrit eroavat SCH.Ja sisempi usein 0,125 suurempi parametrin otan, kuten minä asetettu 5,5, mutta uutettu ulkoasu parametri on 5.625, ja tätä ongelmaa ei ole ratkaista pitkään aikaan ......

 

[shhaha]

kiitos rfeda.Kaikki IC on poimittu kaavamaisen ja olen tarkistanut tunnustamista kerros tuotetaan asettelua.Oletan, että ongelma ei johdu kyseessä ei syntyvän tunnustamista kerros.Ja muutan IC turn.When Ture on suurempi kuin 1, LVS on ok.Maybe syy on kierrosten IC.On vahvistettava tapahtumat.