S
spectre_man
Guest
Hei,
Minulla on monikerroksinen aluksella (12 kerrosta, voidaan joutua lisäämään ... lukenut) jossa on useita eristyneillä syistä (palaa).
Se on FPGA suunnittelua, ja kaikki signaalit kriittisten impedanssi tiedot ovat FPGA-kentällä Viitattu digitaaliset I / O-signaaleja.
Minun kerros stackup on kuusi PWR / GND plane kerrosta, mutta vain yksi näistä on FPGA-GND.Se on totta plane kerros (vie koko hallituksen alue).
Impedanssi laskelmat Saan alkaen aluksella myyjät näyttävät olevan mitata paksuus on dielektristä välillä signaali kerros N ja lähimmän plane layer (s), ei kuitenkaan FPGA-GND kerros, jonka signaali on Viitestandardi, vaikka että lähin plane kerros (t) on (ovat) täysin eristyksissä signaaleja kysymykseen.Se, että mitään järkeä?
Jos ei, miten se olisi tehtävä?Kuvittelin (ehkä väärin) että jäljittää LEVEYS olisi vaihtelee kunkin kerroksen jotta impedanssi laskeminen (käyttäen leveys että kerroksella, ja erottaminen etäisyys FPGA-GND layer) tulisi kiinnittää spec (tässä tapauksessa 50 Ohm).Jos näin on, että pitäisi olla melko yksinkertainen.Onko impedanssi calc muuttunut lainkaan se, että siellä voidaan eristää metallin suuntaisesti kerrosten välillä kriittinen jäljittämiseksi ja sen vertailutasona?En löydä mitään jälkeäkään impedanssi malli, joka näyttää tämän, mutta todellisessa maailmassa on monikerroksinen aluksella näyttää siltä järjetöntä vaatia, että GND plane (viite) aina vieressä reititys kerros sisältää signaaleja Viitattu että kentällä - jokainen muut kerros olisi jauhetulle kerros.
kiitos,
Jude
Minulla on monikerroksinen aluksella (12 kerrosta, voidaan joutua lisäämään ... lukenut) jossa on useita eristyneillä syistä (palaa).
Se on FPGA suunnittelua, ja kaikki signaalit kriittisten impedanssi tiedot ovat FPGA-kentällä Viitattu digitaaliset I / O-signaaleja.
Minun kerros stackup on kuusi PWR / GND plane kerrosta, mutta vain yksi näistä on FPGA-GND.Se on totta plane kerros (vie koko hallituksen alue).
Impedanssi laskelmat Saan alkaen aluksella myyjät näyttävät olevan mitata paksuus on dielektristä välillä signaali kerros N ja lähimmän plane layer (s), ei kuitenkaan FPGA-GND kerros, jonka signaali on Viitestandardi, vaikka että lähin plane kerros (t) on (ovat) täysin eristyksissä signaaleja kysymykseen.Se, että mitään järkeä?
Jos ei, miten se olisi tehtävä?Kuvittelin (ehkä väärin) että jäljittää LEVEYS olisi vaihtelee kunkin kerroksen jotta impedanssi laskeminen (käyttäen leveys että kerroksella, ja erottaminen etäisyys FPGA-GND layer) tulisi kiinnittää spec (tässä tapauksessa 50 Ohm).Jos näin on, että pitäisi olla melko yksinkertainen.Onko impedanssi calc muuttunut lainkaan se, että siellä voidaan eristää metallin suuntaisesti kerrosten välillä kriittinen jäljittämiseksi ja sen vertailutasona?En löydä mitään jälkeäkään impedanssi malli, joka näyttää tämän, mutta todellisessa maailmassa on monikerroksinen aluksella näyttää siltä järjetöntä vaatia, että GND plane (viite) aina vieressä reititys kerros sisältää signaaleja Viitattu että kentällä - jokainen muut kerros olisi jauhetulle kerros.
kiitos,
Jude