kirjoittaminen MALLI varten synteesi

[ThaiHoa]

Nyt olen työskennellyt Malli joukkue ....joten tarve asiakirja opettaa kuinka kirjoittaa Malli käyttäen Verilog.Onko kellään mitään hyvää asiakirja noin MALLI?

 

[eda_wiz]

Mitä te tarkoitatte MALLI joukkue ?????
Jos ur puhumme simulointimallien ...on lotsa docs ..mutta ur aiheesta lukee "4 synteesi"??rgds
Last edited by eda_wiz on 02 huhtikuu 2006 13:00, muokattu 1 kertaa yhteensä

 

[mark_yeh]

malli ei ole tarkastusta, mutta synthesesis sijaan?En ymmärrä.mutta jos kirjoitat mallin avulla Verilog, sinun ei tarvitse paljon erityistaitoja.se ei ole vaikea oikeastaan.

 

[ThaiHoa]

Kirjoittaminen Malli luoda tavoite (täydellinen tapaus) System-on-Chip-tiimi voi kirjoittaa RTL-koodin ja käytön malli tavoitetta, jonka mukaan testaus-toiminto.
Circuit -> Malli ---> SoC
\ /
\ /
Layout - -> tuottaa siru

 

[eda_wiz]

OK ..Te tarkoititte sanottavaa Simulation / käyttäytymistieteellisen malli ....
mutta otsikko "Kirjoittaminen MALLI varten synteesi" näyttää olevan harhaanjohtavaa ...

hyvin, jos olet wrting, jonka malli on Verilog löydät lotsa kirjoja on eBook foorumilla.
Suosittelen
1) Samir Palnitkar
n kirja Verilog
2) Jayaram bhasker kirjan
Last edited by eda_wiz on 02 huhtikuu 2006 13:03, muokattu 1 kertaa yhteensä

 

[Realtek]

Olen sitä mieltä, mitä tarkoitat on kirjoittaa mallin testata synteesi piiri
Normaali malli behavier kuvaus (ex: MCU, RAM, ROM ...)
säädettävä myyjä antaa IC Designer tehdä simulointi.
Jos tehtävänä on laatia malli, kirjoittaa hyvä malli,
mielestäni sinun ei tarvitse käyttää hyvin monimutkainen Verilog / VHDL syntaksia, mutta on anna malli voi grnerate saman aallon todellisena sirulla (RAM, ROM ...), ja malli on vain simulaatio, ei voida syntetisoituja.

 

[khorram]

Tarkoititko kirjoittaa käyttäytymistieteellisen mallin, joka on "kultainen malli" vahvistuslinkin lähestymistapaa.Kuten kuvattu, toisaalta voit kirjoittaa korkeatasoinen koodi kuvaamaan toimintoja järjestelmään.Sen sijaan voit kirjoittaa synthesizable koodi, joka muunnetaan todellista laitteistoa.Kun nämä vaiheet, voit vertailla kahta malleja tarkistaaksesi Equivalency tai osoittaa, että eritelmää (korkea malli) täyttää täytäntöönpanoa (RTL synthesizable code).
Suosittelen sinua tutkimaan seuraavat teoksesta:

System-on-a-chip TARKASTUS: menetelmät ja tekniikat
Tekijät: Prakash Rashinkar, Peter Paterson ja Leena Singh
Cadence Design Systems, Inc: Kluwer Academic Publishers

Jos cann't löytää sen E-kirja lähettämisen Electroda, haluaisin tietää, lataa se siellä.

Terveisin,
KH