Kumpi Mikronesia on parempi suunnittelun Verilog?

[harshaperla]

Lue tämä opetusohjelma: http://electrosofts.com/verilog/fsm.html Moore on helppo suunnitella, mutta jauhoinen on nopeampi ja optimoitu. harshaperla

 

[manuk]

Kollegat, ei kukaan ole kokemusta Mikronesian generaattori integroitu Menthor n HDL Designer? Olen aina kirjoittaa FSM manuaalisesti, mutta haluaisin tietää teidän mielipiteitä. Paljon aikaa tarvitaan opiskella, ja olisi parempi ensin lukea joitakin kommentteja ennen.

 

[nemolee]

Mielestäni meidän ei tarvitse huolehtia menetelmää käytämme. Jos kaikki tulosignaali on synkroninen oman design, voit käyttää jauhoinen tilassa. Omasta käyttäen, olen aina sekoittaa näitä kahta suunnittelun käsitteitä. Käyttöä varten.

 

[vongy]

Haluan suunnitella cpu dekooderi, joka FSM on parempi, miksi?

 

[shiv_emf]

CPU on yhdistelmä alu n ohjausyksikön! Ohjausyksikkö on tarkka N se shud tuottaa asychronous sekä asynhronous signaalit siten ohjausyksikkö voidaan suunnitella perustua jauhoinen n alu on sychronous on kello .. niin Moore on parempi vaihtoehto!

 

[sp3_kapil]

Moore yli jauhoinen Vuonna jauhoinen koneen teho riippuu tulo. Joten mitään glitchy tuloliitin propogated lähtöön. Toisaalta, enemmän tilakone ulostulo riippuu valtion ainoa. Joten ei glitches tuotos. Jauhoinen yli Moore Moore statemachine vaatii yhden flipflop (tarkoittaa yksi ylimääräinen tila) yli jauhoinen. Joten aina tulee olemaan 1 kello latenssia Moore yli jauhoinen. Joten sen kauppa-off. Voit suunnittelijana on päätettävä tyypin valtiokoneiston käyttää.

 

[bobn]

http://www.ecs.umass.edu/ece/hill/ece221.dir/exFSM.html Muutamia hyödyllisiä harjoituksia ja joitakin menetelmiä. Hyvä aloittelijoille

 

[manasiw2]

Hei kaikille, implementaion näkökulmasta luin Moore ovat paremmin sopivat FPGA sijaan CPLDs.Is se vain siksi, FPGA on enemmän flipflops kuin CPLDs? Haluaisin tietää mielipiteitä tästä. Kiitos jo etukäteen.