mitä välineitä käytetään järjestelmän tason tarkastus

Z

zhangpengyu

Guest
Hei
jokainen!

Mikä suosittuja työkaluja käytetään järjestelmän tason tarkastus?

Kiitos!zhpy

 
Olen vain käyttää verilog, ja mielestäni verilog voi tehdä jokaisen asia.

 
Uskon, että jos malli on includeing CPU tai MCU, olisi käytettävä kokoonpano-tai C tarkistaa

 
Hi zhangpengyu:

Jos suunnittelet viestintä siru, mielestäni Vera | e tulee valita tarkastusta.

 
Sinun tulisi käyttää SystemC koska se on kätevää.Lisäksi se on avoimen lähdekoodin työkalu.

 
On olemassa eri methodologis jolla voit tehdä tarkastus joitakin työkaluja Sanon alla --
a.Specman perustuu tai
s.Micropack perustuu (ARM) tai
noinSystemC (Cadence) perustuu tai
k.TCL / TK perustuu tai
e.VHDL / Verilog perustuu tai
f.Yhdistelmä edellä

 
On olemassa erilaisia työkaluja, joilla voit tehdä tarkastus.
mutta minä sanon Specman tai System C Perl on erittäin hyvä vaihtoehto,
perinteinen verilog perustuu enemmän tai vähemmän laitteiston tyyppi, ei pitäisi olla.
Tarkastus env olisi ohjelmatyypin.

 
Suosituin tarkastuksen väline, jolla voidaan tukea järjestelmä-tason SpecmanElite alkaen Verisity Co Se sisältää sekä matalan tason ja korkean tason rakenteet kirjoittaa ominaisuudet ja väitteet.Matalan tason rakenteet sisältää CTL ja LTL.Mutta korkean tason rakenteet sisältävät joitakin rakenteita, kuten luokan C .Voit esimerkiksi kuvata CPU perustuu rakenteeseen, kuten luokan määritelmää C ja kirjoittaa paljon ominaisuuksia, jotka perustuvat siihen.Siksi, voit kirjoittaa joitakin korkean tason kuvaukset, jotka ovat tarpeen tehdä järjestelmän tason tarkastus.Tällä tavalla voit tehdä vastaavuus tarkistaa, jos kuvataan järjestelmän korkean tason abstraktio.

Terveisin,
KH

 
spauls, voisitteko antaa selvitys siitä, miten, millaisia tehtäviä käyttää perl toteuttaa, millaisia tehtäviä käyttää käyttää SystemC toteuttaa?

miten luoda dynaamisesti ärsykkeiden kanssa SystemC?miten määrittää tilanne, jossa koetellaan SystemC perustuva testbench?

kiitos

 
Id riippuu hankkeen luonteesta.Mostltly järjestelmän tasolla verifcation invloves Verilog (uudelleen ryhmäpoikkeusta tasolla tai Full Chip taso), osa C-koodia (kuljettajat tai käynnistyä koodia tai muita intrerupt liittyvä koodi) kehittämä ohjelmisto tiimin tai foem ruokaperunan joukkue, Asssembly koodi (jos Processor on mukana), pli rutiineja yhdistää kaikkia näitä.Se ei ole aina necessay on tätä asetusta.Varten deisgn joka on llow ohjelmistoja depency (Menas vain sretting noin regiates tai etu jalkeilla) puhdas verilog / C / Specman / Vera voidaan käyttää.Oma personl mielipide on, että SystemC on käytetty suorituskyvyn mallintaminen on SysyemLevel että suoraan käyttämällä tätä sysyem levele verifiication

 
C / C
Jos se liittyy digitaalisen signaalinkäsittelyn, SPW / Cossap / Matlab / Simulink voi tehdä.

 
Ei ole yleistä vastausta tähän kysymykseen.Se riippuu monimutkaisuudesta työn, resurssien voit käyttää.tietysti oman tapana samaan aikaan.

 
u voi tehdä yksi asia korjata käsin tahansa kielellä, kuten verilog, C.and u voi tehdä komento todentamiseksi kielellä.
joko se
1.tcl/tk
2.vera
3.system C
4.system verilog
5.arm

 
Se riippuu siitä, mitä haluat simuloida tai mallintaminen:Digital:

SystemC, VerilogC

C / C

VHDL / Verilog (Modelsim, LDV)Analoginen:

Matlab (hyvin monimutkaisia järjestelmiä, kuten vastaanottimen RF-käyttöliittymää, sigma-delta-muunnin, baseband processor)

C / C monimutkainen ja vaikea lukea muiden suunnittelijoiden, mutta hyvin nopeasti

AHDL / VHDL-tark
Hyvä matala monimutkaisuus analogisen osan, hyvä integraatio digitaalinen järjestelmä

Saberin
Sekoitettava Signalyhdistelmä työkaluja edellä, useimmiten hidasta johtuen OT suorituskyky Loos ja simulaattorin [/ b]

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top