nopea käyttöliittymä perustuu rakenteellisen yhdentymisen väline HDL-insinööri

T

Topweaver

Guest
Olen pahoillani, jos olet nähnyt tätä aihetta ohjelmiston lataus alueella.
Olen kertonut lähettää tällaista aihetta täällä.

Topweaver v2.0
GUI-pohjainen työkalu yhdistää HDL-moduulit, joita kutsutaan myös rakenteellisia
yhdentymistä.Voit käyttää sitä ASIC, FPGA-ja CPLD malleja.

FILMIT
Ote portit solun moduulit automaattisesti
Koko sekoittaa Verilog, Verilog 2001 ja VHDL-tuki
Automaattisesti kielen tunnustaminen
Liitä satamiin Kuvio liitäntä
Great visuaalinen tuki ja yhdistää
Smart Link-tekniikan avulla voit kytkeä satamiin automaattisesti
Linja yhdistelmä ja InOut rakentaminen
Luo Verilog / VHDL-yhteys moduulin automaattisesti
Tuotos yksityiskohtainen moduuli yhteenveto HTML-muodossa
Tuotos muotoiltu tiedosto lista
DelayGen
...

Kotisivu: http://www.topweaver.com
Lataa: http://www.topweaver.com/download.htm
Quick Demo: http://www.topweaver.com/demo.htm

Topweaver.com

 
Erittäin hyvä työkalu Thanks for your post/ Varoitus # 1 - Ei kiitos tai muita turhia virkoja Elektroda!
 
Kiitos.Olen viettänyt monta kuukautta kirjallisesti tätä ohjelmaa.Jotta päiväsaikaan työtä, olen lähinnä kirjoittaa Topweaver yöllä ja holidays.I Kiitos avusta, jos voit suositella Topweaver muille.

 
Tämä työkalu testata ennen tai sen beta-versio.Mitä tarkoitan ei Voin riippuu tätä työkalua tai minun täytyy testata, ennen kuin sitä käytetään paljon.

 
Hei.Topweaver v1.0 julkaistiin toukokuussa 2002.Topweaver v1.1 julkaistiin kesäkuussa 2002.V1.1 aikavälillä pysyvästi kuukausia.Vasta tämän vuoden toukokuussa, päätin antaa Topweaver on enemmän käyttäjiä.Koodit on lisätty, jotta olisi helpompi käyttää.Täysi suoritustiedoston valmistui syyskuussa 2003.Yhdessä alussa laatia asiakirjoja ja uuden verkkosivuston, annoin ohjelmiston ystäväni testata, jotka ovat ammatillisen FPGA / ASIC-insinöörejä.Yli 50 todellisia Topweaver hankkeita on testattu näitä viimeisen kahden kuukauden aikana, mukaan lukien suuri hanke on enemmän kuin 1000 satamissa.Mielestäni nyt Topweaver v2.0 on vakaa.Voit ladata ja testata sitä http://www.topweaver.com/download.htm.
Terveisin

 
Yritän käyttää Topweaver .. ja täyden työpäivän ydin ...mutta se ei voi purkaa moduulit VHDL ..ja en tiedä miksi .. se ei näe asia VHDL mutta kun olen "kutomaan" in verilog se toimii ..
Molemmat versio minun IP verilog VHDL työtä ..
Ohje on erittäin huono ...
laitosta on tehnyt työtä tämän ..

Onko Posible kutomaan vain TOP kuvaukset moduulien??KAIKKI elimistö tietää

 
Hei, Topweaver V3.0 on nyt viimeinen testi ennen julkaisua.Odota muutama päivä.Kiitos.

 
Hei, topweaver, hienoa työtä.

Olen huomioon alkaa 1 hanke itseäni.
Samanlaisia teille, yötyö

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Hymyillä" border="0" />Minulla on muutama kysymys.

Miten voit kirjoittaa Verilong / VHDL-jäsennin?Lex / Yacc tai jotkut muut?

Mitä GUI kirjaston käytätte?Olen huomannut, että tuette sekä Windows / Linux-versio.Joka tarkoittaa, voit käyttää alustasta riippumattoman GUI Library, eikö?

Thx etukäteen.

 
Se on hyvä konsepti!Aion käyttää sitä minun OS myöhemmin aion
antaa vastaus.
Kiitos tästä loistava työkalu.

 
Hei, jäsennin on kehitetty itsenäisesti.Virheet v2.0 on vahvistettu v3.0.Tuki Linux perustuu viiniä.Vuonna v3.0 monia ominaisuuksia on lisätty, ja rajoitus on poistettu.Asiakirja on better.Thank sinulle.

 

Welcome to EDABoard.com

Sponsor

Back
Top