[ohje] DDR SDRAM valvojan mallin pelimerkki

[albred]

Olen ymmälläni siitä, STA vaatimus suunnittelua, ja mistä voin löytää materiaalia siitä?kiitos

 

[luancao]

Jotta se yksinkertainen, let's descibe jollakin seuraavista tavoista.

Ensin sinun tulee olla selkeä erittely teidän DDR Controller Interface.Ajoitus kaavio tietyn taajuuden tullaamattomana ajan, asetukset, pidä aika jne. Useimmissa tapauksissa kanssa max ja min erilaisia.

Sitten voit muuntaa tämän ajoitus eritelmä rekisterinpitäjä equivallent aikaa.Se on sinun määrittää ajoitus vaatimus suunnittelua, jotka täyttävät ajoitus kaavio teidän eritelmä.Kun saan sen tehdä, sinun tulee tarkistaa ajoituksen SPEC yksitellen nähdä jos jokainen niistä on täytetty, eikä ole confliction niihin.

Lopuksi voit kirjoittaa edellä ajoitus reqirement vuonna komentotiedosto on STA työkaluja ja debug se, että se työ teidän STA ympäristöön.Voit löytää jonkin esimerkin.Mutta mielestäni se voi viettää enemmän aikaa kuin vain saada se pois SPEC ajoitus kaavio.

 

[bc70]

Näyttävät Synopsys solvnet - ne on ollut melko hyvä
app. huomata kuvataan miten aika DDR kanssa STA.

 

[odeafeiner]

hei,

Mutta entä, jossa vaatimus pre_amble / post_amble ja ajoitus
vaatimus DDR?Minulla oli ongelmia niiden kanssa, kun yritän asettamalla niille PrimeTime rajoitus.

Kiitos,

luancao wrote:

Jotta se yksinkertainen, let's descibe jollakin seuraavista tavoista.Ensin sinun tulee olla selkeä erittely teidän DDR Controller Interface.
Ajoitus kaavio tietyn taajuuden tullaamattomana ajan, asetukset, pidä aika jne. Useimmissa tapauksissa kanssa max ja min erilaisia.Sitten voit muuntaa tämän ajoitus eritelmä rekisterinpitäjä equivallent aikaa.
Se on sinun määrittää ajoitus vaatimus suunnittelua, jotka täyttävät ajoitus kaavio teidän eritelmä.
Kun saan sen tehdä, sinun tulee tarkistaa ajoituksen SPEC yksitellen nähdä jos jokainen niistä on täytetty, eikä ole confliction niihin.Lopuksi voit kirjoittaa edellä ajoitus reqirement vuonna komentotiedosto on STA työkaluja ja debug se, että se työ teidän STA ympäristöön.Voit löytää jonkin esimerkin.
Mutta mielestäni se voi viettää enemmän aikaa kuin vain saada se pois SPEC ajoitus kaavio.

 

[albred]

luancao wrote:

Jotta se yksinkertainen, let's descibe jollakin seuraavista tavoista.Ensin sinun tulee olla selkeä erittely teidän DDR Controller Interface.
Ajoitus kaavio tietyn taajuuden tullaamattomana ajan, asetukset, pidä aika jne. Useimmissa tapauksissa kanssa max ja min erilaisia.Sitten voit muuntaa tämän ajoitus eritelmä rekisterinpitäjä equivallent aikaa.
Se on sinun määrittää ajoitus vaatimus suunnittelua, jotka täyttävät ajoitus kaavio teidän eritelmä.
Kun saan sen tehdä, sinun tulee tarkistaa ajoituksen SPEC yksitellen nähdä jos jokainen niistä on täytetty, eikä ole confliction niihin.Lopuksi voit kirjoittaa edellä ajoitus reqirement vuonna komentotiedosto on STA työkaluja ja debug se, että se työ teidän STA ympäristöön.Voit löytää jonkin esimerkin.
Mutta mielestäni se voi viettää enemmän aikaa kuin vain saada se pois SPEC ajoitus kaavio.

 

[luancao]

rekisterinpitäjä on digitaalinen dll sisällä ja dll voidaan virittää noin programble parammeter saada viivytyksettä haluat.
Mutta miten minun pitäisi valita sopiva viive? ennen fyysinen paikka & reitti ja kartongin reittiä,
en voi saada oikeus viivytyksettä Haluan.

DLL olisi selviytynyt kuin Macro.Siksi lisätä ajoitus rajoittaa alkaen tuotoksen nastainen DLL riippuen miten DDR JOS on suunniteltu.Esimerkiksi, jos DLL tuottaa 10 kellot alkaen panos DDR CK, sitten yksi kello on valittu ohjelmoitava, se on aivan turvallista voit lisätä rajoittaa varmistaa ero viivästyminen on tietosi IO ja viivästyksestä sinun kellon IO alle 1 / 10 DDR kello.Sitten muut ajoitus reqirements kokoontuu ohjelmakohtaisesti vaihe kellon, jonka koulutus tai muulla menetelmällä.

 

[amanath]

Tarvitsen perusteet dll ..voi laitosta ladata mitään opetusohjelma tai tekstiä kirja