post simulointi

C

CDZ

Guest
Hei kaikki,

I am using 90nm tekniikkaa.Jälkeen Käytän PLS ja luomaan config pyritään tekemään simulaatiota.Vuonna AE, se ei ole ongelma, että TI ajaa riittävän nopeasti vain muutaman soluja.Jälkeen haluan simuloida koko piirin, koska hyvin pieni.Minun piiri, on 8 DFFs, 8 XOR ja 16-puskuri ja toinen valtava tuotannon vaiheessa.tuotoksen loki, se näyttää:

kondensaattori 63011
Vastus 29217.

joten netlist on erittäin suuri ja se on erittäin hidasta.se voi kestää yli viikon loppuun simulointi.Onko kellään ajatusta, miten parantaa simuloinnin nopeutta?

Kiitos jo etukäteen.

 
Hei,

R u käyttäen Spice tai nopea Spice ja simulointi ja wht se on?

on useimmiten suositeltavaa käyttää nopeaa mausteeksi Post layoutin verifiointia.

Kummassakin tapauksessa voit käyttää vaihtoehtoja RC vähentämiseksi, jotka parantavat suorituskykyä, mutta on vaikutusta tarkkuuteen, mutta ei valtavia tapauksessa digitaalisen CKT.

Toivottavasti tästä on apua!

Thnx

 
Hi Blackuni,

Kiitos vastauksesta.En käyttö Spectra in Cadence.Kuinka käyttää Spice tai nopeasti mausteena Cadence.

Varten RC vähentäminen, you mean se ole valtava tarkkuuden digitaalisen piiri.Entä miten nopeasti ja 10GHz piirin.koska tämä piiri on sovellettava 10 GHz: n toimintaa.

Kiitos

CDZ

 
Hi CDZ,

On ADE u valita peikko r ultrasim r Hsim (u on tehtävä Hsim-ADE liitäntä) simulaattoreita vaihtoehtoja.U saada netlist ja varjo-muodossa ja käyttää Nanosim r Hsim tehdä itsenäisinä simulaiton.

Tweeing RC vähennysten trail & erehdys-menetelmällä.Mutta lähinnä jos käyttää nopeaa Spice on huolehdittava joita th työkalu.

Toivottavasti thV auttaa.

Kiitos,

 

Welcome to EDABoard.com

Sponsor

Back
Top