Taitto: Kaikki riski esittää kaksi w <<L transistori lähellä?

X

xun36

Guest
Hei,

Minulla on kaksi tai useampi transistorit W = 0,5 L = 50.Haluan antaa niille ulkoasun yksitellen linjassa niiden pituus.Mutta tässä tapauksessa kanavien kahden MOS saa hyvin lähellä.Onko mitään riskiä?Kuten portilla kääntää Nwell on Ptype ja tee lyhyt inbetween kaksi N-kanava?

Kiitos.
<img src="http://images.elektroda.net/7_1234516935_thumb.jpg" border="0" alt=""/>
 
Uskon, että se riippuu siitä, mitä Kongon demokraattisessa tasavallassa yleensä olet tottunut.

 
Joten tarkoittaa, Kongon demokraattisessa tasavallassa on puhdas, se olisi tehtävä ...?

aznsj wrote:

Uskon, että se riippuu siitä, mitä Kongon demokraattisessa tasavallassa yleensä olet tottunut.
 
hei,

Mitä olen viittaavia on, jos haluat säilyttää kaksi transistori lähellä alinged joita chennel pituus sitten olet järjestää kuten infrunt lähdeasiakirjojen yhden transistori olisi valua toisen transistori.

Etu, että jos molemmat transistorit ovat samanaikaisesti senhetkisiä suuntaan sekä Txs ovat päinvastaisessa direciton niin mahdollinen on vähemmän.

Haluaisin tietää muiden suggesion tästä.

 
voisi Tiedän mitä tarkoitat L ja W
leveys olisi aina suurempi kuin pituus
En voinut ymmärtää,

__sree

 
MOS W ei tarvitse olla suurempi kuin L.

Yksi esimerkki suuren kanavan pituus on, jos haluat luoda yksinkertainen RC viivästymisen käyttämällä MOS vuonna triode / lineaarisella alueella.Voit luoda lisää R, sinun tekisi kanavan pituus pidempi.

 
Jos malli säännöt sanovat, että on hyvä, se on okei.

On alalla implantaatti kaikissa pintaa, nwell.Tämän vuoksi on hyvin vaikea inverttisokeri alueiden välillä transistorit ja luoda kanavan Kahden vierekkäisen transistorit.

Aion lisätä, jos yhden transistori on liian suuri jännite tai rikkoa sen alas, se vaikuta mihinkään transistori sen vieressä.

 
Olen nähnyt joitakin jossa Design rule sanoa etäisyys kahden transistorit vähintään 3 4L

__sree

 
Kongon demokraattisen tasavallan se itse sanoa, että se toimii ilman mitään ongelmia, mutta yleisesti teollisuudessa kaikki eivät ole käynnissä, ja tarkka DRC sääntöjen tarkoittaa sitä, että he asettavat välimatkat niiden välillä enemmän kuin kohdassa DM saada parempaa laatua ja parempaa tuottoa.mutta tässä tapauksessa se ei ole mahdollista uudempaa teknologiaa, koska tekniikka on rajoitettu, jonka poly leirintäaluepaikkojen eli u sijoittaa transistorit, että eri paikkaan vain

 
Kuten lähetetty ennen on alalla implantin välillä.Jos on olemassa poly lanka edellä alalla oksidi mutta välillä pitkiä (L>> W) MOS se voisi luoda kanavan.Laite on loistaudit alalla oksidi MOS jolla on kynnys jännite tyypillinen suurempi kuin suurin syöttöjännite.Mutta alle raja-jännite on subthreshold nykyinen voi vaikuttaa hyvin vähän nykyisen diffusions jotka vaativat suuria accurcay.Joten paikka pysäyttää P levittämistä, joka on liitetty NWELL.

Suurjännitesiirtoverkkoa osatekijät ovat paljon kriittinen, kun jotkut laitteet ovat toimivat jännitteet edellä pienjännitekaapeli alalla oksidien raja-arvot.

 

Welcome to EDABoard.com

Sponsor

Back
Top