A
aina @ smart
Guest
Hi all,
Olen jo syntesoiduista että Verilog RTL, ja sain netlist vuonna Verilog muodossa.
Minulla on teknisten lib vuonna transistori tasolla ja
olen yrittänyt v2s on netlist on maustekasvit (En ole aivan varma, jos i muuntaa se kunnolla tai ei)
Nyt voi joku kertoa minulle, kuinka jäljittelemiseen Verilog / Spice netlist ja Verilog testbench vuonna HSIM?(Olen lukenut HSIM käsikirja vaikuttaa siltä, että minun on NCverilog tehdä yhteistyötä simulointiin, mutta minulla ei ole NC-Vlog).Hope joku voi auttaa.Thanks in advance.
terveisin,
älykäs
Olen jo syntesoiduista että Verilog RTL, ja sain netlist vuonna Verilog muodossa.
Minulla on teknisten lib vuonna transistori tasolla ja
olen yrittänyt v2s on netlist on maustekasvit (En ole aivan varma, jos i muuntaa se kunnolla tai ei)
Nyt voi joku kertoa minulle, kuinka jäljittelemiseen Verilog / Spice netlist ja Verilog testbench vuonna HSIM?(Olen lukenut HSIM käsikirja vaikuttaa siltä, että minun on NCverilog tehdä yhteistyötä simulointiin, mutta minulla ei ole NC-Vlog).Hope joku voi auttaa.Thanks in advance.
terveisin,
älykäs